9号彩票线路

位置:51电子网 » 企业新闻

A3P400-PQG208集成电路(IC)嵌入式-FPGA(现场可编程门阵列)

发布时间:2019/5/10 12:08:00 访问次数:68 发布企业:深圳市宇创芯科技9号彩票

A3P400-PQG208

特点和优点


高容量


•15 k至1 m系统闸门


•高达144 kbit的真正双端口SRAM


•最多300个用户I/O


可编程闪存技术


•130纳米,7层金属(6铜),基于闪存的CMOS


过程


•即时0级支持


•单芯片解决方案


•断电时保持编程设计


高性能


•350兆赫系统性能


•3.3 V,66 MHz 64位PCI†


系统编程(ISP)与安全


•ISP使用片上128位高级加密标准


(AES)解密(启用ARM®的Proasic®3设备除外)


VIA JTAG(符合IEEE 1532)†


•FlashLock®保护FPGA内容


低功耗


•低功耗的核心电压


•仅支持1.5 V系统


•低阻抗闪光开关


高性能路由层次结构


•分段、分层路由和时钟结构


高级输入输出


•700 Mbps DDR,支持LVDS的I/O(A3P250及以上)


•1.5 V、1.8 V、2.5 V和3.3 V混合电压运行


•根据JESD8-B提供宽范围电源电压支持,


允许I/O从2.7 V运行到3.6 V


•每个芯片可选择的4组输入/输出电压


•单端I/O标准:LVTTL、LVCMOS 3.3 V/


2.5 V/1.8 V/1.5 V、3.3 V PCI/3.3 V PCI-X†和LVCMOS


2.5 V/5.0 V输入


•差异I/O标准:LVPECL、LVDS、B-LVDS和


M-LVDS(A3P250及以上)


•输入、输出和启用路径上的I/O寄存器


•热插拔和冷备份I/O


•可编程输出转换率†和驱动强度


•上/下拉差


•IEEE 1149.1(JTAG)边界扫描测试


•Proasic3系列中的针兼容软件包


时钟调节电路(CCC)和PLL†


•六个CCC模块,一个集成PLL


•可配置相移、乘/除、延迟功能


以及外部反馈


•宽输入频率范围(1.5兆赫至350兆赫)


嵌入式内存†


•1 kbit的FlashROM用户非易失性存储器


•SRAM和FIFOS,具有可变纵横比4608位RAM


块(×1、×2、×4、×9和×18组织)†


•真正的双端口SRAM(除×18外)


Proasic3 FPGA中的ARM处理器支持


•M1 Proasic3设备ARM®Cortex®-M1软处理器


有或无调试可用

相关新闻

相关型号